后摩智能下代AI芯片采用3D存算一体架构

后摩智能（HOUMO.AI）在近日举行的2026全球AI芯片峰会上确认，其下一代面向大模型端边场景的AI芯片将采用3D CIM存算一体架构。这一方案的核心在于把存算融合技术与3D DRAM结合在一起，通过垂直堆叠的方式重构芯片内部的算力与存储关系。

按照后摩智能公布的信息，新一代旗舰芯片将具备端侧超实时思考和互动能力。借助垂直堆叠，芯片可以在同等面积下实现2倍算力，同时还有望进一步优化功耗与散热压力。对于需要在有限体积与功耗预算内跑动大模型的端边设备而言，这三个指标——面积、功耗、散热——往往正是决定方案能否落地的关键约束。

所谓存算一体，是把数据存储与计算单元在物理层面靠得更近，减少数据在存储与计算之间的反复搬运。大模型推理对内存带宽高度敏感，权重读取带来的能耗与延迟常常超过计算本身。3D DRAM则通过垂直方向上的堆叠提高单位面积内的存储容量与访问带宽，两者结合，目标就是缓解传统架构下的存储墙问题。

上一代产品为这一路线提供了参照。后摩智能于2025年7月发布了后摩漫界M50芯片，典型功耗10W，可提供160TOPS（INT8）或100TFLOPS（bFP16）算力，支持48GB内存容量与153.6GB/s内存带宽。该芯片目前已获得超150款产品定点，覆盖较为丰富的应用场景。

从M50到下一代旗舰，后摩智能的技术演进路径相对清晰：在不显著抬高功耗与散热负担的前提下，继续提升端边设备的有效算力与内存能力，使其能够承载更大参数规模的模型，并支撑更接近实时的交互体验。后续该架构的实际能效表现与量产节奏，值得持续关注。